楷登电子成功流片基于台积电N3E工艺的16G UCIe先进封装IP

近日，楷登电子（Cadence）宣布基于台积电3nm（N3E）工艺技术的Cadence® 16G UCIe™ 2.5D先进封装IP成功流片。

该IP采用台积电3D Fabric™ CoWoS-S硅中介层技术实现，可提供超高的带宽密度、高效的低功耗性能和卓越的低延迟，非常适合需要极高算力的应用。

据悉，楷登电子目前正与许多客户合作，来自N3E测试芯片流片的UCIe先进封装IP已开始发货并可供使用。这个预先验证的解决方案可以实现快速集成，为客户节省时间和精力。

封面图片来源：拍信网

版权声明

本文内容由互联网用户自发贡献，该文观点仅代表作者本人
本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。