西数发布3D NAND X4快闪存储器技术

西部数据（Western Digital）发布开发出适用于64层3D NAND(BiCS3)的X4(每单元4位元)快闪存储器架构技术。

西数先前开拓创新的X4 2D NAND技术、成功商品化的经验及深厚扎实的垂直整合能力，此次再次成功研发推进适用于3D NAND的X4架构技术。这前进的迈步包括硅芯片加工和其相关设备工程以达到每个存储器单元保存4位元的信息（16种信息状态），以及快闪存储器管理系统的专业技术。

BiCS3 X4技术能在单一芯片上提供领先业界的768Gb(gigabits)储存容量，与采用X3(每单元3位元)技术的512Gb芯片相比，提高了50%的容量。西数将在今年8月美国加州圣塔克拉拉(Santa Clara)的快闪存储器高峰会(Flash Memory Summit)上展示采用BiCS3 X4架构技术的SSD和可移动携带式产品。

西数存储器技术执行副总裁Siva Sivaram博士表示：“X4架构技术应用于BiCS3是西数的一项重大发展，因为这不但证明了我们在NAND快闪存储器技术领域的领导地位，也让我们能提供客户更多的储存方案。这次发布最重要的一点，就是在BiCS3采用X4架构的创新技术能提供与BiCS3 X3相当的效能。缩小X4与X3架构的效能差距，是一项重要和革新化的功能，有助于在未来几年提高市场对X4架构技术的接受度。”

3D NAND X4架构技术是西数在快闪存储器产业近30年来再次创新领导研发的成就，其他包括早期业界领先采用X2(每单元2位元)与X3(每单元3位元)架构的多层储存单元(MLC)快闪存储器技术。

西数期望能将3D NAND X4技术商品化并应用到各种能充分利用X4更高容量优势的终端产品。未来世代的3D NAND技术，包括96层BiCS4在内也预估将具备X4性能设计。

如需获取更多资讯，请关注全球半导体观察官网（www.dramx.com）或搜索微信公众账号（全球半导体观察）。

版权声明

本文内容由互联网用户自发贡献，该文观点仅代表作者本人
本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。